منح قسم هندسة الحاسوب في الجامعة التكنولوجية شهادة الدكتوراه للطالب عمر نوفل محمد طاهر عن أطروحته الموسومة:
FPGA based Heterogeneous Architecture for Multimedia Applications
بنية غير متجانسة قائمة على FPGA لتطبيقات الوسائط المتعددة

الهدف من هذه الأطروحة تصميم معالج يعتمد على بنية غير متجانسة توفر سرعة معقولة مقارنة بوحدة معالجة الرسومات. المعالج مخصص لتنفيذ ايعازات معالجة الصور المخصصة مع الايعازات الاعتيادية.
تضمنت هذه الاطروحة أقترح ثلاثة نماذج عالية السرعة ومنخفضة الطاقة وذات تكلفة معقولة، CMIPS_32، M-CMIPS_32، وDH-M-CMIPS_32، مصممة بناءً على بنية MIPS_32.
النموذج الأول يهدف إلى تطوير بنية MIPS_32 الحالية، وهو ما أُطلق عليه اسم Customized MIPS_32 (CMIPS_32) .
يمتاز نموذج CMIPS_32 بقدرته على تنفيذ الإيعازات القياسية والإيعازات المُخصصة لمعالجة الصور، مما يُسهم في تحسين الإنتاجية. يُحقق ذلك عبر دمج مجموعة من الإيعازات القياسية، التي تعمل بشكل متناغم لإنجاز مهمة محددة في معالجة الصور، مثل تحسين السطوع، في إيعاز مُتخصص واحد. أُجريت أيضاً تعديلات على مراحل خط الأنابيب (pipeline) في هذا النموذج، حيث تتراوح ما بين خمسة وستة مراحل، بناءً على التعقيد الحسابي للمهمة، بهدف تقليل عدد دورات الساعة (clock cycle) واستهلاك الطاقة.
النموذج الثاني المُقترح يُعرف باسم "M-CMIPS_32"، وهو نموذج متعدد الجذور مُبني بناءً على النموذج الأول "CMIPS_32". يُعزز هذا النموذج قدرات تنفيذ إيعازات معالجة الصور ويُحسن من أداء "CMIPS_32" عبر دعمه لمجموعة واسعة من grey scale وcolor rate بالاستعانة بمبادئ الجذور المرنة (Radixes). في هذا النموذج، تمت إعادة هيكلة وحدة الحساب والمنطق (ALU) لزيادة الدقة الحسابية وللتعامل مع جذور متعددة. تتألف وحدة الحساب والمنطق المكونة من 32 بت في "M-CMIPS_32" من وحدتين أساسيتين L_Unit وM_Unit. تركز L_Unit على العمليات الخطية وتُقسم إلى أربعة أقسام، كل قسم يتألف من 10 بت، وتُستخدم فيها وحدة Carry lookahead (CLU) لإجراء حساب مُسبق فعال لقيم النقل (carry). بالمقابل، تحتوي الوحدة M على بنية جديدة تُركز على استخدام خوارزمية الرياضيات الفيدية (Vedic Math) لإنجاز عمليات الضرب بسرعة عالية.
النموذج الثالث المُقترح، والذي يُدعى "DH-M-CMIPS_32"، وهو نموذج ثنائي النواة مُبني على أساس النموذج "M-CMIPS_32". ما يميز هذا النموذج هو قدرته على تنفيذ الإيعازات القياسية بالتزامن مع إيعازات معالجة الصور. يهدف النموذج إلى تعزيز التوازي على مستوى الإيعازات (ILP)، من خلال التداخل المستمر بين تنفيذ الإيعازات العامة وتلك المُخصصة لمعالجة الصور. من الجانب الهيكلي، يحتوي "DH-M-CMIPS_32" على عدة مكونات، بما في ذلك ذاكرة الإيعازات، وحدة التحكم، وملف التسجيل، وكذلك مساري للبيانات: مسار خاص بالإيعازات القياسية ومسار آخر مُخصص لإيعازات معالجة الصور. تم تصميم هذه المسارات بهدف تحقيق التنفيذ المتوازي للإيعازات المختلفة.
تمت محاكاة وتنفيذ النماذج المقترحة باستعمال لوحة تطوير ZedBoard مُجهزة بمعالج FPGA من نوع XC7Z020CLG484-1، بالإضافة إلى استخدام برنامج MATLAB. عند المقارنة بين النماذج الثلاثة من حيث استهلاك الموارد والطاقة، تبين أن نموذج DH-M-CMIPS_32 هو الأكثر فعالية واقتصادًا في استخدام الموارد، إذ يستهلك موارد أقل بـ 1.13% مقارنةً بـ CMIPS_32، و 18.46% مقارنةً بـ M-CMIPS_32. أيضاً، يُظهر هذا النموذج فعالية أعلى في استهلاك الطاقة، إذ يستهلك بنسبة أقل بـ 2.5% مقارنةً بـ CMIPS_32 و11.5% مقارنةً بـ M-CMIPS_32.

وتألفت لجنة المناقشة من:
أ.د. نادية عدنان شلتاغ من جامعة بغداد كلية الهندسة رئيساً وأ.د. عبد الرحيم ذياب حمود من الجامعة التكنولوجية قسم الهندسة الكهربائية عضواً وأ.م.د.عباس حسين عيسى من الجامعة التكنولوجية قسم السيطرة والنظم عضواً وأ.م.د. ايفان عبد الزهرة هاشم من الجامعة التكنولوجية قسم الهندسة الكهربائية عضواً وأ.م.د. عباس عبد العزيز عبد الحميد من الجامعة المستنصرية كلية العلوم عضواً وأ.د. محمد نجم عبد الله من الجامعة التكنولوجية قسم هندسة الحاسوب عضواً ومشرفاً وأ.م.د. حسن اوحيد جياد عضواً ومشرفاً.